| Titre : | La conception de systèmes avec FPGA : bonnes pratiques pour le développement collaboratif |
| Auteurs : | Philip Simpson, Auteur ; Daniel Etiemble, Traducteur |
| Type de document : | Monographie imprimée |
| Editeur : | Paris : "L'Usine nouvelle", DL 2014 |
| Collection : | Technique et ingénierie. Série EEA, ISSN 1632-448X |
| Sous-collection : | Électronique |
| ISBN/ISSN/EAN : | 978-2-10-070792-8 |
| Format : | 1 vol. (VII-295 p.) / ill., couv. ill. en coul. / 24 cm |
| Note générale : |
FPGA = Field programmable gate arrays
Index |
| Langues: | Français |
| Langues originales: | Anglais |
| Index. décimale : | 621.395 (Circuits des ordinateurs, circuits logiques, VLSI) |
| Catégories : |
[Agneaux] Réseaux logiques programmables par l'utilisateur > Conception et construction |
| Sommaire : |
Avant-propos 1
Chapitre 1 : Gestion de projet 5 1.1 Le rôle de la gestion de projet 5 1.2 Les phases de la gestion de projet 5 Chapitre 2 : Spécification de la conception 9 2.1 La communication est la clé du succès 9 2.2 Spécifications fonctionnelles de haut niveau 10 2.3 Spécification fonctionnelle de la conception 11 2.4 Les grandes lignes de la spécification fonctionnelle 12 2.5 Les grandes lignes de la spécification des tests 13 Chapitre 3 : Modélisation système 15 3.1 Introduction 15 3.2 Définition de la modélisation système 16 3.3 Qu’est-ce que SystemC ? 17 3.4 Les classes de modèles SystemC 18 3.5 Développements logiciels avec cibles virtuelles 19 3.6 Bases de SystemC 19 Chapitre 4 : Étude des ressources 29 4.1 Les ressources d’ingénierie 29 4.2 Les IP des compagnies tierces 30 4.3 Choix du composant 31 4.4 Résumé 39 9782100707928_SIMPSON.indb 3 18/07/14 15:09 IV La conception de systèmes avec FPGA © Dunod - Toute reproduction non autorisée est un délit. Chapitre 5 : Environnement de conception 41 5.1 Introduction 41 5.2 L’environnement de scripts 41 5.3 Interaction avec le logiciel de contrôle de versions 50 5.4 Utilisation d’un système de suivi de problèmes 51 5.5 Un système de tests de régression 52 5.6 Quand passer à une nouvelle version des outils de conception FPGA ? 52 5.7 Outils courants dans l’environnement de conception FPGA 53 Chapitre 6 : Conception de cartes 55 6.1 Les problèmes de conception de cartes avec FPGA 55 6.2 Rôles et responsabilités des ingénieurs 57 6.3 Considérations thermiques et de consommation 60 6.4 Intégrité du signal 61 6.5 Flots de conception pour les broches de sortie du FPGA 64 6.6 Liste de vérification de la conception de la carte pour un brochage de sortie réussi du FPGA 69 Chapitre 7 : Consommation et dissipation thermique 71 7.1 Introduction 71 7.2 Généralités sur la consommation 72 7.3 Les facteurs clé pour l’estimation précise de la consommation 74 7.4 Estimation de consommation au début du cycle de conception (planification de l’alimentation) 77 7.5 Estimation de consommation fondée sur la simulation (vérification de la consommation du circuit) 79 7.6 Les bonnes pratiques pour l’estimation de consommation 83 Chapitre 8 : Flot de conception en équipe 85 8.1 Introduction 85 8.2 Flot recommandé pour une conception en équipe 86 8.3 Démarrage de la conception 86 8.4 Flot de développement des membres de l’équipe 92 9782100707928_SIMPSON.indb 4 18/07/14 15:09 Table des matières V © Dunod - Toute reproduction non autorisée est un délit. 8.5 Intégration de la réalisation par le chef d’équipe 93 8.6 Travailler avec un logiciel de contrôle des versions 94 8.7 Liste de vérifications pour la conception en équipe 96 Chapitre 9 : Conception au niveau RTL 97 9.1 Introduction 97 9.2 Termes courants et terminologie 98 9.3 Recommandations pour les ingénieurs ayant une expérience en conception de circuits ASIC 100 9.4 Conseils pour conception FPGA 101 9.5 Écrire du code HDL efficace 108 9.6 Analyser la conception RTL 148 9.7 Les pratiques recommandées pour la conception RTL 151 Chapitre 10 : IP et réutilisation de circuits 153 10.1 Le besoin de réutilisation d’IP 153 10.2 Concevoir ou acheter 156 10.3 Développer des IP réutilisables 158 10.4 Empaquetage des IP 162 10.5 Liste de contrôle pour la réutilisation des IP 169 Chapitre 11 : Conception pour l’embarqué 171 11.1 Définition d’un système embarqué 171 11.2 Les problèmes de conception embarquée à base de FPGA 174 11.3 La conception matérielle embarquée 175 11.4 Interface matériel/logiciel 183 11.5 Conception logicielle embarquée 187 11.6 Utilisation d’outils d’intégration système de FPGA dans la conception embarquée 194 Chapitre 12 : Vérification fonctionnelle 199 12.1 Introduction 199 12.2 Les problèmes de la vérification fonctionnelle 200 12.3 Glossaire des concepts de vérification 201 9782100707928_SIMPSON.indb 5 18/07/14 15:09 VI La conception de systèmes avec FPGA © Dunod - Toute reproduction non autorisée est un délit. 12.4 Simulation RTL et simulation au niveau portes 202 12.5 Méthodologie de vérification 202 12.6 Attaquer la complexité 203 12.7 La couverture fonctionnelle 204 12.8 Couverture de code 210 12.9 Test questions réponses 210 12.10 Tests d’interopérabilité du matériel 212 12.11 Co-vérification matériel/logiciel 212 12.12 Liste des vérifications fonctionnelles 212 Chapitre 13 : Satisfaction des contraintes temporelles 215 13.1 Les problèmes temporels 215 13.2 L’importance des spécifications temporelles et de l’analyse temporelle 216 13.3 Méthodologie pour satisfaire les contraintes temporelles 230 13.4 Analyse des cas courants de non-satisfaction des contraintes temporelles 247 13.5 Liste des tâches pour planifier la conception, implémenter, optimiser et satisfaire les contraintes temporelles 257 Chapitre 14 : Conception haut niveau 259 14.1 Introduction 259 14.2 Synthèse algorithmique 260 14.3 Outils « C vers portes » 262 14.4 SystemC vers portes 264 14.5 OpenCL 264 14.6 Résumé 270 Chapitre 15 : Débogage du FPGA dans le système 271 15.1 Les problèmes du débogage système 271 15.2 Planifier le débogage 272 15.3 Techniques 273 15.4 Scénarios utilisateur 285 15.5 Liste de contrôle du débogage système 290 9782100707928_SIMPSON.indb 6 18/07/14 15:09 Table des matières VII © Dunod - Toute reproduction non autorisée est un délit. Chapitre 16 : Validation du circuit 291 16.1 Le processus de validation 291 16.2 Après la validation 292 Index 293 |
Disponibilité (5)
| Cote | Support | Localisation | Statut | Emplacement | |
|---|---|---|---|---|---|
| SI8/3208 | Livre | BIB.FAC.ST. | Empruntable | Magazin | |
| SI8/3208 | Livre | BIB.FAC.ST. | Empruntable | Magazin | |
| SI8/3208 | Livre | BIB.FAC.ST. | Empruntable | Magazin | |
| SI8/3208 | Livre | BIB.FAC.ST. | Empruntable | Magazin | |
| SI8/3208 | Livre | BIB.FAC.ST. | Empruntable | Magazin |
Documents numériques (1)
 BOOK URL |
Les abonnés qui ont emprunté ce document ont également emprunté :
| Traitement du signal numérique | Gautier, Stéphane (1968-....) |
Erreur sur le template
